PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-052461

(43)Date of publication of application: 05.03.1988

(51)Int.CI.

H01L 25/08

H01L 23/28

(21)Application number : 61-195238

(71)Applicant : OLYMPUS OPTICAL CO LTD

(22)Date of filing: 2


22.08.1986

(72)Inventor: NISHIMURA YOSHIRO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve the mounting density and the reliability of a semiconductor device by composing it of a first semiconductor chip connected to a conductive pattern formed on one surface of an insulating substrate, a conductive pattern formed on the other surface of the substrate bonded on the first chip and a second semiconductor chip connected by wire bonding. CONSTITUTION: A first semiconductor chip 6 is disposed downward in the hole 2 of a substrate 1, and electrode pads are connected fixedly by means, such as normal thermal-press bonding to a beam lead 4 through a bump 7 formed in advance at the end of the pad or the lead 4. A second semiconductor chip 8 is bonded with an insulating adhesive to the rear surface of the chip 6, and its electrode pads are connected by a bonding wire 9 to the front surface electrode pattern 3 of the substrate 1. Since the two chips are bonded with the adhesive at the rear surfaces to be disposed in the hole 2 of the substrate 1, the thickness of the whole can be extremely reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑫公開特許公報(A)

昭63-52461

@Int_Cl_4

裁別記号

庁内整理番号

四公開 昭和63年(1988)3月5日

H 01 L 25/08 23/28 25/08 B-7638-5F Z-6835-5F Z-7638-5F

株式会社内

審査請求 未請求 発明の数 1 (全7頁)

②発明の名称 半導体装置

②特 顧 昭61-195238

四出 願 昭61(1986)8月22日

四発 明 者 西村

芳 郎 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

, H12

②出 願 人 オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

の代理 人 弁理士 最上 陸治

明細卷

1. 発明の名称

半翠体装置

2. 特許請求の疑問

複数個の半導体チップを封入した半導体等度において、絶縁基体の一方の面に形成した導電パターンに接続した第1の半導体チップと、接第1の 半導体チップ上に接合し前記認縁基体の他方の面 に形成した暴電パターンとワイヤボンディングに より接続した第2の半導体チップとを備えている ことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、複数個の単導体チップを高密度で パッケージに封入し、実逸効率を向上させた単導 体整度に関する。

(従来の技術)

電気機器に用いられている半導体装置は、半導体製造技術の向上に伴いその用途等に応じて、よ り一層の小型経歴化、高実装密度化が原設されて いる.

従来、かかる要請に基づいて次のような構成のものが従案されている。例えば第14回は、バック 設合形と呼ばれるもので、バック接合用の日型バッケージ基体101の上下両面に设けた凹部に半導体チップ102、103をそれぞれ配置し、基体101の 表面及び重面に形成されている多数の導電パクーンと、前記半導体チップ102、103の環転パットと をボンディングワイヤ104で接接し、セラミック、 金属等の遊105を結して2つの単調体チップを裏 望した半導体装置である。なお、106 は外部リードである。

第15回に示すものは、バッケージ基件111 の一方の設面に設けた凹部に、複数個の半球体チップ112、113、114 を平面的に並べて配置し、基体要面に形成されている裏型パターンに、各半界体チップ112、113、114 の電極パッドをポンディングフィヤ115 で接続して、蓋116 を設け、一つのパッケージ基体に複数性の単語体チップを對入したものである。

また第17回は、特公昭 5 9 - 4 4 8 5 1 号公報に開示されているもので、セラミック基体131 の階段状凹部に第1 の半導体チップ132 を配置して、その電極パットを基体の導電パターンとポンディングワイヤで接続し、接第1 の半導体チップ132 を封止用出間133 を充塡して封止すると共に、整134 を基体凹部の段配に禁止させて固定し、接整134 とには第2 の半導体チップ135 を固定して、その電極パッドを基体上の原電パターンとポンディングワイヤで接続し、更にこの第2 の半導体チップ135 をセラミック等の整136 で被覆して、一

実にバッケージ器体131 の凹部の段部に係合できず、接蓋134 への上側の半導体チップ135 の取り付けや、ワイヤポンディング工程に支障を来すという問題点がある。

本発明は、近来の複数の半導体チップをバッケーツ基体に対入した半導体装置の上記各間題点を解決するためになされたもので、実装密度が高く、しかもポンディングワイヤの少ない信頼性の高い 半導体装置を提供することを目的とするものである。

(問題点を解決するための手段及び作用)

上記問題点を解決するため、本発明は、複数額の半導体チップを對入した半導体装置において、 迅速基体の一方の面に形成した導電パターンに接 挑した第1の半導体チップと、容勢1の半導体チップ上に接合し前記掲録基体の他方の面に形成し た導電パターンとワイヤボンディングにより接続 した第2の半導体チップとで半導体装置を構成す もものである。

このように損成することにより、2つの半路修

つの改体に2つ半導体チップを実装するようにし たものである。

[発明が解決しようとする問題点]

ところが、第14回に示したものは、パッケージ 基本体101 が日型構造になっているため厚みが大 となり、高密度の実質が困難であり、また外部リードの引き出しが効率よく行うことができないと いう欠点がある。また第15回に示したものは、多 数の半導体チップをパッケージすることができる けれども、実装面積が大となり、高密度実護ができないし、またワイヤボンディング工程が複雑に なるという欠点がある。

第16図に示したものは、上部の半導体チップ124 は下部の半導体チップ122 の電医パッドに影響を与えないように設定しなければならないので、上部の半導体チップ124 の大きさ、すなわち実装面扱に制約を受け、またワイヤボンディングが 2 工程となり複雑であるという問題点がある。更に第17図に示したものは、下側の半導体チップを封止する樹脂133 を平坦に充壌しないと、蓋134 が確

チップを一つのパッケージ基体に高突旋密度で封入することが可能となり、しかもワイヤボンディング工程が少なくなり、ワイヤ数が少なくて済むので、信頼性の向上を計ることができる。また相互に接続された半導体チップは、互いに放熱板として機能するので放熱効果を向上させることも可能となる。

(実施好)

以下、実施例について説明する。第1図は、本発明に係る半導体造型の一実施別の環路断面図である。図において、1はエポキン樹脂、ポリイミト樹脂がからなる平板状のパッケージ基板で、中央部には半導体チップを配置するための明孔部2が形成されている。上面には関係パターン3が形成されている。現代を通って平面の一部に達するように形成されている。また基体1の裏面にはビームリート4かフィンガー状に前記明孔部2の一部に突出するように形成されている。そして要面の電板パターン3に形成されている。そして要面の電板パターン3に比、後述のボンディングワイヤ特との投統部を

除いて絶縁艇5が絶されている。

6は第1の単導体チップで、前記器級1の開孔 部2内に下向きに配置され、その電極パッド又は 前記ピームリード4の先端に予め形成されている パンプ 7を介して、電極パッドをピームリード4 に通常の熱圧着等の手段により接続し固定されて いる。8は第2の半導体チップで前記第1の半導 体チップ6の裏面に絶縁性接着剤により接合され でおり、その電極パッドはポンディングワイヤ9 により、着板1の裏面電極パターン3に接続され でいる。10は各半導体チップ8、8と番板1の一 部を一体的に対止している、エポキシ樹脂等のモ ールド材からなるモールド対止部である。

このように2つの半球体チップをその裏面同士を協議性接着列で接合して、バッケージ基板1の開孔部2内に配置しているので、全体の厚みを極めて稼くすることができる。また車面同士の接合なので、互いに半導体チップの電極バッドに影響を与えずに接着できる。また一方の半球体チップ6はフィヤレスポンディングを用いているため、

チップ 6 及び益版 1 が不安定な場合は、図示のように、これらを治異12上に配置して、ダイボンド 工程を行う。なお13は治異12上に設けた固定枠である。そして同記第 2 半遅休 8 のダイボンドを行ったのち、ボンディングワイヤ 9 を用いて第 2 半遅休チップの世極パッドと電極パターン 3 とを接続する。

次いで第2図(のに示すように、エポキシ樹脂等のモールド樹脂材を用いて、苺板1の一部及び阿 学専体チップ 6.8を一体的にモールドして對止 部10を形成し、半導体装置を完成する。

なお、上記の製造過程において、パッケージ基体として板状のものを用いたものを示したが、チープキャリヤを用いても同様に構成することができ、またパンプ 7 はピームリード 4 上ではなく単導体チップ上に形成しても同様に製作することができる。

第3図は、第1図に示した実施例の変形例を示す断面図で、この変形例は第1の半球体チップ 6より面積の大きな第2の半導体チップ21を接着し

ワイヤを少なくし作業性並びに信頼性の向上を計 ることができる。

次に第2図以~四に基づいて、第1図に示した 構成の半球体装置の製造過程について説明する。 まず第2図以に示すように、中央部に開孔即2を 有し、数面から同様部を通って裏面に連する電極 パターン3と、裏面に開孔部2の一部に突出する ように配置し先端にバンプ1を形成したビームリート4と、接面にでは、クーン3の接続部を送った。 で被覆した追縁膜5とを有するパッケージを を用なする。次いで、第2図のに示すように、第1の単塚体チップ6が開孔部2内に配置とれ、まして では変チップ6の電医パッドにパンプ;が対応でよりに、 なりに、 第半塚体チップ6に前記器板1を設置し、 かかに、 第半塚体チップ6に前記器板1を設置し、 かかに 2000にでする。

次に第2回心に示すように、第1の半導体チップ8の裏面上に到2の半導体チップ8を指揮性接 特別を介して重ね合わせて配配し、第2半導体チップ8のダイボンドを行う。この際、第1半導体

てパッケージしたものである。本発明は、 2 つの 半球体チップをその雰囲舞士を接合するものであ るから、各チップの電極パッドは互いに影響を受 けず、したがってこの変形例のように半導体チップの相対的な大きさに制約を受けることがなくな る。

第4回は、他の実施例を示す断面図で、この実施例は第1の半導体チップを制御用1 C22とし、第2の半導体チップをイメージセンサ23 但のモのであり、第2 チップのイメージセンサ23 但のモールド封止銀24は、透明なモールド樹脂材を用いて形成し、第1 チップの制御用1 C22 個のモールド封止銀25 は、光を遮断できる一般的なモールド間胎材を用いて形成している。なお、これらの封止銀24、25 は 2 段階に分けたモールド工程により形成される。

第5回以は、第4回に示した実施例の変形例を 示す断面図である。この変形例においては、第1 チップである制御用 I C 22の変面に、エポキシ系、 ポリイミド系、シリコン系等の選先できる以限を 用いてコーティング暦26を形成し、協制適用1 C 22の電極パッド27となるAI表面だけを構出するように、マスクを用いてエッチングを行い、第 5 図 (B)に示すような表面を形成する。そしてこの制御用 I C 22を、前記実施例と同様にパンプイを介しては個パッドをピームリード4 に接続することにより番板 1 に固定し、透明制度を用いて通明モールド封止部28を形成するものである。この場合は一回のモールド工程で前記封止(5) 28を形成することができる。

第6回は、他の実施例を示す断回図である。この実施例は、第4回に示した実施例と同様に、第1半導体チップを制御用1C22とし、第2半導体チップを制御用1C22としたものであるが、第2半導体チップであるイメージセンサ23の面積は開孔銀2の面積より大とし、該イメージセンサ23を制御用1C22の裏面に接着すると共に、該イメージセンサ23の裏面周線部を開孔部2の周級部数面に接着剤で接続したものである。そして表面例には透明問題を、裏面関には通常の不透明問題を、裏面関には通常の不透明問題を、裏面関には通常の不透明問題を、裏面関には通常の不透明問題を

実施例を示す。このポッティング對止部31,32は、 それぞれ上例及び下例の2段時に分けて形成する 必要がある。

また第9回に示すように、キャップ33又は平板 状の第34を用いて、各半悪体チップを封止することもできる。この第9回に示した実施例において は、下側を平板状の数34を用いて封止したものを 示しているが、これは上側と同様にキャップ状の 對止部材を用いて封止してもよいのは勿論である。

次にパッケージ基板における電極パターン及び ビームリードの基出方法について説明する。上記 各実施例で示した電磁パターン及びビームリード は第10回W。個の新面回及び斜視回に示すように 配置されているものである。すなわち袋面のの電板 41は基板同時部の双電部42を介して基板面面の一部に設けた電磁43に接続しているものである。基 板周絡部の磁電路42としては平面的な速電のの ならず、スルーホールを学分に切断した半円筒状 の遊電部で構成してもよい。なお44は画面に設け たビームリードである。 をそれぞれ用いてモールド封止部24. 25を形成するものである。この実施例では、削却用 I C22への光の調れを更に良好に阻止することができる。

第7回は、更に他の実施別を示す新面図で、これも第4回に示した実施別と四様に、第1単導体チップを制御用1C22とし、第2単導体チップをイメージセンサ23としたものであるが、該イメージセンサ24の周續部と越板1の間孔部2の周續部製面との間に形成されるギャップに、通常の遮光構動を充填して、遮光部29を形成したものである。この実施例では、上記のように、イメージセンサ23と磁板1との間に球間が形成されている場合でも、光の侵入を良好に限止することができる。

以上述べた各契能例は、いずれもモールド制脂を用いてモールド対止部を形成したものを示したが、対止額は必ずしもモールド手段により形成されなければならないものではなく、他の手段によっても形成することができる。第8図は、合成制脂のポッティングにより對止部31、32を形成した

第11回W、回は、他の電極パターン及びピームリードの認出方法を示す断団図及び斜視図である。この選出方法は、基板周縁部に設けた厚電館45は全て裏面は核46又はピームリード47に接続されており、表面電極48は基板1の中間に設けたスルーホール49を介して裏面電極46と接続されるように構成するものである。この電極配置構成は、要面図过の配置にしたものであっても間様である。

第12図は更に他の選出手段を示す図で、表面電 極50及び裏面電機(又はピームリード)51が位置 をずらして配置され、それらがそれぞれ接続され ている基板所練部の基電部52、53が交互に配列さ れるように構成したものである。なお、この構成 例は、表面及び裏面電機にそれぞれ接続されてい る選電部51、52が交互に規則的に配列したもので あるが、このように交互に規則的に配列しないで、 ランダムに配列されるように、表裏面の電極を配 置してもよい。

次に受面電極と真面電極(又はピームリード)の表現方法について説明する。第13図以は、スル

ーホールを利用して基過させるものであり、図に示すように、製団電機54と裏面電機(又はピームリード)55とはスルーホール58により投続されている。なお、57は裏面電極に投続されない他の表面電極で、基版同様部の課電部58に投続されている。また第13図別は、基版同様部に設けた専電部により認過させるようにしたものであり、図に示すように表面電極60は基版同様部の選電部61により認過投続されている。なお、62、63は相互に投続されない表面及び裏面電極であり、それぞれ基版問様部の選電部に接続されている。

なお、第11図以、60~第13図以、60に示したものにおいても、必使用線部の導電部は、スルーホールを半分に切断した半円間状の導電部で構成してもよいのは勿論である。

(発明の効果)

以上実施例に基づいて詳細に規明したように、 本発明によれば、複数の半導体チップを高密度で 実装することができ、またワイヤボンディングエ 程が少なくワイヤ数が少なくて待むので、信頼性

は、東面電視と画面電信又はビームリードとの導通手段を示す斜視図、第14図~第17図は、従来の複数個の半導体チップを実装した半導体装置を示す新面図である。


図において、1はパッケージ器板、2は開孔部、3は電極パターン、4はピームリード、5は指針膜、6は第1の半導体チップ、7はパンプ、8は第2の半導体チップ、9はポンディングワイヤ、10はモールド對止部を示す。

特許出職人 オリンパス光学工業株式会社 代理人弁理士 最 上 随 抬 の向上を計ることができる。また、半原体チップ は相互に接合されているので、互いに放然板とし で機能し放然効果を向上させることができる。


4. 図面の簡単な説明

第1図は、本発明に係る半導体装置の一実施例 の妖略断団図、第2図32~50は、第1図に示した 半導体接触の製造過程を示す図、第3回は、第1 図に示した実施例の設形例を示す図、第4図は、 他の実施例を示す断面図、第5図のは、第4図に 示した実施列の変形列を示す断面図、外5図回は、 その変形例における郊1の半導体チップの表面を 示す平面図、第6図及び第7図は、それぞれ他の 文施例を示す断面図、第8図及び第9図は、それ ぞれ異なる対止手段を用いた半導体装置を示す断 面図、第10回の、(B)は、パッケージ基板の電極パ ターン及びピームリードの専出方法を示す断面図 及び終視図、第11図W、Bは、他の電機パターン 及びピームリードの辺出方法を示す断面図及び料 視図、第12図は、更に他の電極パターン及びピー ムリードの専出方法を示す科技図、第13図の、の


第 | 図




第3図




第 4 図




第2図




第 5 図




第7図




.第8図




第9四




第10図



第||図




第 | 2 図





第14四

(A) 57 58 58

第13図







第15図

